Пълно обяснение на процеса на производство на чипове (2/2): от вафла до опаковане и тестване

Производството на всеки полупроводников продукт изисква стотици процеси и целият производствен процес е разделен на осем стъпки:обработка на вафли - оксидиране - фотолитография - ецване - отлагане на тънък филм - взаимно свързване - тестване - опаковане.

Стъпка 5: Отлагане на тънък филм

За да създадем микроустройствата вътре в чипа, трябва непрекъснато да отлагаме слоеве от тънки филми и да премахваме излишните части чрез ецване, а също така да добавяме някои материали за разделяне на различни устройства. Всеки транзистор или клетка с памет се изгражда стъпка по стъпка чрез горния процес. „Тънкият филм“, за който говорим тук, се отнася до „филм“ с дебелина под 1 микрон (μm, една милионна от метъра), който не може да бъде произведен чрез обикновени методи за механична обработка. Процесът на поставяне на филм, съдържащ необходимите молекулни или атомни единици върху пластина, е "отлагане".

За да формираме многослойна полупроводникова структура, трябва първо да направим стек от устройства, тоест последователно да натрупаме няколко слоя от тънки метални (проводими) филми и диелектрични (изолационни) филми върху повърхността на пластината и след това да премахнем излишъка части чрез повтарящи се процеси на ецване, за да образуват триизмерна структура. Техниките, които могат да се използват за процеси на отлагане, включват химическо отлагане на пари (CVD), отлагане на атомен слой (ALD) и физическо отлагане на пари (PVD), а методите, използващи тези техники, могат да бъдат разделени на сухо и мокро отлагане.

Химично отлагане на пари (CVD)

При химическото отлагане на пари прекурсорните газове реагират в реакционна камера, за да образуват тънък филм, прикрепен към повърхността на пластината и страничните продукти, които се изпомпват от камерата. Усиленото с плазма химическо отлагане на пари използва плазма за генериране на реактивни газове. Този метод намалява температурата на реакцията, което го прави идеален за чувствителни към температура структури. Използването на плазма може също да намали броя на отлаганията, което често води до филми с по-високо качество.

Отлагане на атомен слой (ALD)

Отлагането на атомен слой образува тънки филми чрез отлагане само на няколко атомни слоя наведнъж. Ключът към този метод е цикличните независими стъпки, които се изпълняват в определен ред и поддържат добър контрол. Покриването на повърхността на вафлата с прекурсор е първата стъпка, а след това се въвеждат различни газове, които да реагират с прекурсора, за да образуват желаното вещество върху повърхността на вафлата.

Физическо отлагане на пари (PVD)

Както подсказва името, физическото отлагане на пари се отнася до образуването на тънки филми чрез физически средства. Разпрашването е метод за физическо отлагане на пари, който използва аргонова плазма за разпръскване на атоми от мишена и отлагането им върху повърхността на пластина, за да образува тънък филм. В някои случаи отложеният филм може да бъде обработен и подобрен чрез техники като ултравиолетова термична обработка (UVTP).

Стъпка 6: Взаимна връзка

Проводимостта на полупроводниците е между проводници и непроводници (т.е. изолатори), което ни позволява напълно да контролираме потока на електричество. Процесите на литография, ецване и отлагане на базата на вафли могат да създават компоненти като транзистори, но те трябва да бъдат свързани, за да позволят предаването и приемането на енергия и сигнали.

Металите се използват за взаимно свързване на вериги поради тяхната проводимост. Металите, използвани за полупроводници, трябва да отговарят на следните условия:

· Ниско съпротивление: Тъй като металните вериги трябва да пропускат ток, металите в тях трябва да имат ниско съпротивление.

· Термохимична стабилност: Свойствата на металните материали трябва да останат непроменени по време на процеса на свързване на металите.

· Висока надеждност: С развитието на технологията на интегралните схеми дори малки количества метални свързващи материали трябва да имат достатъчна издръжливост.

· Производствени разходи: Дори ако първите три условия са изпълнени, цената на материала е твърде висока, за да отговори на нуждите на масовото производство.

Процесът на взаимно свързване използва главно два материала, алуминий и мед.

Процес на свързване на алуминий

Процесът на свързване на алуминия започва с отлагане на алуминий, нанасяне на фоторезист, излагане и проявяване, последвано от ецване за селективно отстраняване на излишния алуминий и фоторезист преди влизане в процеса на окисление. След приключване на горните стъпки, процесите на фотолитография, ецване и отлагане се повтарят, докато взаимното свързване бъде завършено.

В допълнение към отличната си проводимост, алуминият също е лесен за фотолитографиране, ецване и депозиране. В допълнение, той има ниска цена и добра адхезия към оксидния филм. Недостатъците му са, че лесно се поддава на корозия и има ниска точка на топене. В допълнение, за да се предотврати реакцията на алуминия със силиция и причиняването на проблеми с връзката, трябва да се добавят метални отлагания, за да се отдели алуминият от пластината. Този депозит се нарича "бариерен метал".

Алуминиевите вериги се образуват чрез отлагане. След като вафлата влезе във вакуумната камера, тънък филм, образуван от алуминиеви частици, ще се прилепи към вафлата. Този процес се нарича "отлагане на пари (VD)", който включва химическо отлагане на пари и физическо отлагане на пари.

Процес на медно свързване

Тъй като полупроводниковите процеси стават все по-сложни и размерите на устройствата намаляват, скоростта на свързване и електрическите свойства на алуминиевите вериги вече не са подходящи и са необходими нови проводници, които отговарят както на изискванията за размер, така и за цена. Първата причина, поради която медта може да замени алуминия, е, че има по-ниско съпротивление, което позволява по-бързи скорости на свързване на устройството. Медта също е по-надеждна, защото е по-устойчива на електромиграция, движението на метални йони, когато ток протича през метал, отколкото алуминия.

Въпреки това, медта не образува лесно съединения, което затруднява изпаряването и отстраняването й от повърхността на пластината. За да се справим с този проблем, вместо да ецваме мед, ние отлагаме и ецваме диелектрични материали, които образуват шарки от метални линии, състоящи се от канали и отвори, където е необходимо, и след това запълваме гореспоменатите „модели“ с мед, за да постигнем взаимно свързване, процес, наречен „дамасцена“ .

Тъй като медните атоми продължават да дифундират в диелектрика, изолацията на последния намалява и създава бариерен слой, който блокира медните атоми от по-нататъшна дифузия. След това върху бариерния слой се образува тънък меден зародишен слой. Тази стъпка позволява галванично покритие, което представлява запълване на модели с високо аспектно съотношение с мед. След пълнене излишната мед може да бъде отстранена чрез металохимическо механично полиране (CMP). След завършване може да се отложи оксиден филм, а излишният филм може да бъде отстранен чрез фотолитография и процеси на ецване. Горният процес трябва да се повтори, докато бъде завършена медната връзка.

От горното сравнение може да се види, че разликата между медното свързване и алуминиевото свързване е, че излишната мед се отстранява чрез метален CMP, а не чрез ецване.

Стъпка 7: Тестване

Основната цел на теста е да се провери дали качеството на полупроводниковия чип отговаря на определен стандарт, така че да се елиминират дефектните продукти и да се подобри надеждността на чипа. В допълнение, дефектните тествани продукти няма да влязат в етапа на опаковане, което помага да се спестят разходи и време. Електронното сортиране на матрици (EDS) е метод за изпитване на пластини.

EDS е процес, който проверява електрическите характеристики на всеки чип в състояние на пластина и по този начин подобрява добива на полупроводници. EDS може да се раздели на пет стъпки, както следва:

01 Мониторинг на електрически параметри (EPM)

EPM е първата стъпка в тестването на полупроводникови чипове. Тази стъпка ще тества всяко устройство (включително транзистори, кондензатори и диоди), необходимо за полупроводникови интегрални схеми, за да се гарантира, че техните електрически параметри отговарят на стандартите. Основната функция на EPM е да предоставя измерени данни за електрическите характеристики, които ще се използват за подобряване на ефективността на производствените процеси на полупроводници и производителността на продукта (а не за откриване на дефектни продукти).

02 Тест за стареене на вафли

Процентът на дефектите на полупроводниците идва от два аспекта, а именно процентът на производствените дефекти (по-висок в ранния етап) и процентът на дефектите през целия жизнен цикъл. Тестът за стареене на пластината се отнася до тестване на пластината при определена температура и AC/DC напрежение, за да се открият продуктите, които може да имат дефекти в ранния етап, тоест да се подобри надеждността на крайния продукт чрез откриване на потенциални дефекти.

03 Откриване

След приключване на теста за стареене, полупроводниковият чип трябва да бъде свързан към тестовото устройство с карта за сонда и след това тестовете за температура, скорост и движение могат да бъдат извършени на пластината, за да се проверят съответните полупроводникови функции. Моля, вижте таблицата за описание на конкретните тестови стъпки.

04 Ремонт

Ремонтът е най-важната тестова стъпка, тъй като някои дефектни чипове могат да бъдат поправени чрез замяна на проблемните компоненти.

05 Дотиране

Чиповете, които не са издържали електрическия тест, са сортирани в предишните стъпки, но те все още трябва да бъдат маркирани, за да бъдат разграничени. В миналото трябваше да маркираме дефектните чипове със специално мастило, за да сме сигурни, че могат да бъдат идентифицирани с просто око, но сега системата автоматично ги сортира според стойността на тестовите данни.

Стъпка 8: Опаковане

След предишните няколко процеса вафлата ще образува квадратни чипове с еднакъв размер (известни също като „единични чипове“). Следващото нещо, което трябва да направите, е да получите отделни чипове чрез рязане. Новоизрязаните чипове са много крехки и не могат да обменят електрически сигнали, така че трябва да се обработват отделно. Този процес е опаковане, което включва формиране на защитна обвивка извън полупроводниковия чип и им позволява да обменят електрически сигнали с външната страна. Целият процес на опаковане е разделен на пет стъпки, а именно рязане на пластини, закрепване на единичен чип, взаимно свързване, формоване и тестване на опаковката.

01 Рязане на вафли

За да изрежем безброй плътно подредени чипове от вафлата, първо трябва внимателно да "смиламе" гърба на вафлата, докато дебелината й отговаря на нуждите на процеса на опаковане. След смилането можем да изрежем по линията на писеца на пластината, докато полупроводниковият чип се отдели.

Има три вида технология за рязане на пластини: рязане с ножове, лазерно рязане и плазмено рязане. Нарязването на острието е използването на диамантено острие за рязане на пластината, което е податливо на топлина от триене и отломки и по този начин поврежда пластината. Лазерното рязане има по-висока прецизност и може лесно да обработва вафли с малка дебелина или малко разстояние между линиите. Плазменото ецване използва принципа на плазменото ецване, така че тази технология е приложима дори ако разстоянието между редовете е много малко.

02 Единична приставка за пластини

След като всички чипове са отделени от пластината, трябва да прикрепим отделните чипове (единични пластини) към субстрата (оловна рамка). Функцията на субстрата е да защитава полупроводниковите чипове и да им позволява да обменят електрически сигнали с външни вериги. За закрепване на чиповете могат да се използват течни или твърди лепила.

03 Взаимосвързаност

След като прикрепим чипа към субстрата, ние също трябва да свържем контактните точки на двете, за да постигнем обмен на електрически сигнал. Има два метода на свързване, които могат да се използват в тази стъпка: свързване на тел с помощта на тънки метални проводници и свързване на флип чип с помощта на сферични златни блокове или калаени блокове. Свързването на проводници е традиционен метод и технологията за свързване на флип чип може да ускори производството на полупроводници.

04 Формоване

След завършване на свързването на полупроводниковия чип е необходим процес на формоване, за да се добави пакет към външната страна на чипа, за да се защити полупроводниковата интегрална схема от външни условия като температура и влажност. След като формата на опаковката е направена според нуждите, трябва да поставим полупроводниковия чип и епоксидната формовъчна смес (EMC) във формата и да я запечатаме. Запечатаният чип е окончателната форма.

05 Тест на опаковката

Чиповете, които вече са получили окончателната си форма, също трябва да преминат окончателния тест за дефекти. Всички завършени полупроводникови чипове, които влизат в крайния тест, са завършени полупроводникови чипове. Те ще бъдат поставени в тестовото оборудване и ще задават различни условия като напрежение, температура и влажност за електрически, функционални и скоростни тестове. Резултатите от тези тестове могат да се използват за откриване на дефекти и подобряване на качеството на продукта и ефективността на производството.

Еволюция на опаковъчната технология

Тъй като размерът на чипа намалява и изискванията за производителност се увеличават, опаковката претърпя много технологични иновации през последните няколко години. Някои ориентирани към бъдещето технологии и решения за опаковане включват използването на отлагане за традиционни бек-енд процеси като опаковане на ниво вафла (WLP), процеси на блъскане и технология за слой за преразпределение (RDL), както и технологии за ецване и почистване за преден край производство на вафли.

Какво е разширено опаковане?

Традиционното опаковане изисква всеки чип да бъде изрязан от вафлата и поставен във форма. Опаковката на ниво пластина (WLP) е вид усъвършенствана технология за опаковане, която се отнася до директно опаковане на чипа, който все още е върху пластината. Процесът на WLP е първо да се опаковат и тестват, а след това да се отделят всички образувани чипове от пластината наведнъж. В сравнение с традиционното опаковане, предимството на WLP е по-ниската производствена цена.

Усъвършенстваните опаковки могат да бъдат разделени на 2D опаковки, 2.5D опаковки и 3D опаковки.

По-малка 2D опаковка

Както бе споменато по-рано, основната цел на процеса на опаковане включва изпращане на сигнала на полупроводниковия чип навън, а неравностите, образувани върху пластината, са контактните точки за изпращане на входни/изходни сигнали. Тези неравности се делят на ветрилообразни и ветрилообразни. Първата ветрилообразна форма е вътре в чипа, а втората ветрилообразна е извън обхвата на чипа. Ние наричаме входно/изходния сигнал I/O (вход/изход), а броят на входовете/изходите се нарича I/O брой. Броят на I/O е важна основа за определяне на метода на опаковане. Ако броят на I/O е нисък, се използва опаковка с вентилатор. Тъй като размерът на чипа не се променя много след опаковането, този процес се нарича още опаковане на чипове (CSP) или опаковане на чипове на ниво вафла (WLCSP). Ако броят на I/O е висок, обикновено се използва разклоняващо опаковане и са необходими слоеве за преразпределение (RDL) в допълнение към неравностите, за да се даде възможност за маршрутизиране на сигнала. Това е "опаковка на ниво вафла (FOWLP)."

2.5D опаковка

2.5D технологията за опаковане може да постави два или повече вида чипове в един пакет, като същевременно позволява сигналите да бъдат насочвани странично, което може да увеличи размера и производителността на пакета. Най-широко използваният 2.5D метод на опаковане е поставянето на памет и логически чипове в един пакет чрез силициев междинен елемент. 2.5D опаковането изисква основни технологии като проходни силициеви отвори (TSV), микро изпъкналости и RDL с фина стъпка.

3D опаковка

Технологията за 3D опаковане може да постави два или повече вида чипове в един пакет, като същевременно позволява сигналите да се насочват вертикално. Тази технология е подходяща за по-малки полупроводникови чипове с по-голям брой I/O. TSV може да се използва за чипове с голям брой I/O, а свързването с проводници може да се използва за чипове с малък брой I/O и в крайна сметка да формира сигнална система, в която чиповете са подредени вертикално. Основните технологии, необходими за 3D опаковане, включват TSV и micro-bump технология.

Досега осемте стъпки на производство на полупроводникови продукти „обработка на пластини – окисляване – фотолитография – ецване – отлагане на тънък слой – взаимно свързване – тестване – опаковане“ са въведени напълно. От „пясък“ до „чипове“, полупроводниковата технология изпълнява истинска версия на „превръщането на камъни в злато“.

VeTek Semiconductor е професионален китайски производител наПокритие от танталов карбид, Покритие от силициев карбид, Специален графит, Керамика от силициев карбидиДруга полупроводникова керамика. VeTek Semiconductor се ангажира да предоставя усъвършенствани решения за различни SiC Wafer продукти за полупроводниковата индустрия.

Ако се интересувате от горните продукти, не се колебайте да се свържете директно с нас.  

Моб.: +86-180 6922 0752

WhatsAPP: +86 180 6922 0752

Имейл: anny@veteksemi.com